|
| MOQ: | 10 piezas |
| Precio: | Negociable |
| Standard Packaging: | 2000pcs/reel |
| Delivery Period: | 2-3 DÍAS |
| Payment Method: | T/T, Unión Occidental |
| Supply Capacity: | 8000pcs/week |
74HCT574D 653 NXP Chanclas El dispositivo tiene entradas de reloj (CP) y habilitación de salida (OE)
1. Descripción general
El 74HC574;74HCT574 es un flip-flop de tipo D activado por flanco positivo de 8 bits con salidas de 3 estados.El dispositivo cuenta con entradas de reloj (CP) y habilitación de salida (OE).Los flip-flops almacenarán el estado de sus entradas D individuales que cumplan con los requisitos de configuración y tiempo de espera en la transición de reloj BAJO a ALTO (CP).UN ALTO en OE hace que las salidas asuman un estado APAGADO de alta impedancia.El funcionamiento de la entrada OE no afecta el estado de los biestables.Las entradas incluyen diodos de abrazadera.Esto permite el uso de resistencias limitadoras de corriente para interconectar entradas con voltajes superiores a VCC.
2.Características y ventajas
Niveles de entrada:
Para 74HC574: nivel CMOS
Para 74HCT574: nivel TTL
Salidas no inversoras de 3 estados para aplicaciones orientadas a bus
Registro activado por borde positivo de 8 bits
Entrada de habilitación de salida común de 3 estados
Cumple con la norma JEDEC no.7A
Múltiples opciones de paqueteProtección ESD:
HBM JESD22-A114F supera los 2 000 V
MM JESD22-A115-A supera los 200 V
Especificado desde 40Cto+85C y desde 40Cto+125C
|
|
| MOQ: | 10 piezas |
| Precio: | Negociable |
| Standard Packaging: | 2000pcs/reel |
| Delivery Period: | 2-3 DÍAS |
| Payment Method: | T/T, Unión Occidental |
| Supply Capacity: | 8000pcs/week |
74HCT574D 653 NXP Chanclas El dispositivo tiene entradas de reloj (CP) y habilitación de salida (OE)
1. Descripción general
El 74HC574;74HCT574 es un flip-flop de tipo D activado por flanco positivo de 8 bits con salidas de 3 estados.El dispositivo cuenta con entradas de reloj (CP) y habilitación de salida (OE).Los flip-flops almacenarán el estado de sus entradas D individuales que cumplan con los requisitos de configuración y tiempo de espera en la transición de reloj BAJO a ALTO (CP).UN ALTO en OE hace que las salidas asuman un estado APAGADO de alta impedancia.El funcionamiento de la entrada OE no afecta el estado de los biestables.Las entradas incluyen diodos de abrazadera.Esto permite el uso de resistencias limitadoras de corriente para interconectar entradas con voltajes superiores a VCC.
2.Características y ventajas
Niveles de entrada:
Para 74HC574: nivel CMOS
Para 74HCT574: nivel TTL
Salidas no inversoras de 3 estados para aplicaciones orientadas a bus
Registro activado por borde positivo de 8 bits
Entrada de habilitación de salida común de 3 estados
Cumple con la norma JEDEC no.7A
Múltiples opciones de paqueteProtección ESD:
HBM JESD22-A114F supera los 2 000 V
MM JESD22-A115-A supera los 200 V
Especificado desde 40Cto+85C y desde 40Cto+125C
