MOQ: | 10 piezas |
Precio: | Negociable |
Standard Packaging: | 500pcs/Reel |
Delivery Period: | 2-3 DÍAS |
Payment Method: | T/T, Unión Occidental |
Supply Capacity: | 10000pcs/week |
Microcontroladores SPC5606BK0VLU6R NXP de 32 bits - MCU NXP MCU de 32 bits, núcleo Power Arch, 1 MB de flash, 64 MHz
1.Características
• Número único, complejo de núcleo de CPU de 32 bits (e200z0h)
— Cumple con la categoría integrada de tecnología Power Architecture®— Conjunto de instrucciones mejorado que permite la codificación de longitud variable (VLE) para la reducción del tamaño del código.Con la codificación opcional de instrucciones mixtas de 16 y 32 bits, es posible lograr una reducción significativa del tamaño del código
Hasta 1,5 MB de memoria flash de código en chip compatible con el controlador de memoria flash
•Memoria flash de datos en chip de 64 (4 × 16) KB con ECC
• Hasta 96 KB de SRAM en chip
• Unidad de protección de memoria (MPU) con 8 descriptores de región y granularidad de región de 32 bytes en ciertos miembros de la familia (consulte la Tabla 1 para obtener más detalles).
•Controlador de interrupción (INTC) capaz de manejar 204 fuentes de interrupción de prioridad seleccionable
Bucle de sincronización de fase modulada en frecuencia (FMPLL)
•Arquitectura de interruptor de barra cruzada para acceso simultáneo a periféricos, Flash o RAM desde múltiples maestros de bus
•Controlador eDMA de 16 canales con múltiples fuentes de solicitud de transferencia mediante multiplexor DMA
• El módulo de asistencia de arranque (BAM) admite la programación Flash interna a través de un enlace en serie (CAN o SCI)
• El temporizador admite canales de E/S que proporcionan una variedad de funciones de modulación de ancho de pulso (eMIOS) y captura de entrada de 16 bits.
2 convertidores de analógico a digital (ADC): uno de 10 bits y otro de 12 bits
• Unidad de activación cruzada para permitir la sincronización de conversiones ADC con un evento de temporizador de eMIOS o PIT
•Hasta 6 módulos de interfaz periférica serial (DSPI)
Hasta 10 módulos de interfaz de comunicación serie (LINFlex)
•Hasta 6 módulos CAN completos mejorados (FlexCAN) con búferes configurables
•1 módulo de interfaz de circuito integrado (I2C)
•Hasta 149 pines de uso general configurables que admiten operaciones de entrada y salida (según el paquete)
•Contador en tiempo real (RTC)
•Fuente de reloj del oscilador interno de 128 kHz o 16 MHz compatible con activación autónoma con resolución de 1 ms con tiempo de espera máximo de 2 segundos
Compatibilidad opcional con RTC con fuente de reloj de un oscilador de cristal externo de 32 kHz, compatible con activación con resolución de 1 segundo y tiempo de espera máximo de 1 hora
• Hasta 8 temporizadores de interrupción periódica (PIT) con resolución de contador de 32 bits
•Interfaz de desarrollo Nexus (NDI) según IEEE-ISTO 5001-2003 Class Two Plus
• Pruebas de escaneo de límites de placa/dispositivo compatibles con el Grupo de acción de prueba conjunta (JTAG) de IEEE (IEEE 1149.1)
•Regulador de voltaje en chip (VREG) para la regulación del suministro de entrada para todos los niveles internosHoja de datos del microcontrolador MPC5607B
MOQ: | 10 piezas |
Precio: | Negociable |
Standard Packaging: | 500pcs/Reel |
Delivery Period: | 2-3 DÍAS |
Payment Method: | T/T, Unión Occidental |
Supply Capacity: | 10000pcs/week |
Microcontroladores SPC5606BK0VLU6R NXP de 32 bits - MCU NXP MCU de 32 bits, núcleo Power Arch, 1 MB de flash, 64 MHz
1.Características
• Número único, complejo de núcleo de CPU de 32 bits (e200z0h)
— Cumple con la categoría integrada de tecnología Power Architecture®— Conjunto de instrucciones mejorado que permite la codificación de longitud variable (VLE) para la reducción del tamaño del código.Con la codificación opcional de instrucciones mixtas de 16 y 32 bits, es posible lograr una reducción significativa del tamaño del código
Hasta 1,5 MB de memoria flash de código en chip compatible con el controlador de memoria flash
•Memoria flash de datos en chip de 64 (4 × 16) KB con ECC
• Hasta 96 KB de SRAM en chip
• Unidad de protección de memoria (MPU) con 8 descriptores de región y granularidad de región de 32 bytes en ciertos miembros de la familia (consulte la Tabla 1 para obtener más detalles).
•Controlador de interrupción (INTC) capaz de manejar 204 fuentes de interrupción de prioridad seleccionable
Bucle de sincronización de fase modulada en frecuencia (FMPLL)
•Arquitectura de interruptor de barra cruzada para acceso simultáneo a periféricos, Flash o RAM desde múltiples maestros de bus
•Controlador eDMA de 16 canales con múltiples fuentes de solicitud de transferencia mediante multiplexor DMA
• El módulo de asistencia de arranque (BAM) admite la programación Flash interna a través de un enlace en serie (CAN o SCI)
• El temporizador admite canales de E/S que proporcionan una variedad de funciones de modulación de ancho de pulso (eMIOS) y captura de entrada de 16 bits.
2 convertidores de analógico a digital (ADC): uno de 10 bits y otro de 12 bits
• Unidad de activación cruzada para permitir la sincronización de conversiones ADC con un evento de temporizador de eMIOS o PIT
•Hasta 6 módulos de interfaz periférica serial (DSPI)
Hasta 10 módulos de interfaz de comunicación serie (LINFlex)
•Hasta 6 módulos CAN completos mejorados (FlexCAN) con búferes configurables
•1 módulo de interfaz de circuito integrado (I2C)
•Hasta 149 pines de uso general configurables que admiten operaciones de entrada y salida (según el paquete)
•Contador en tiempo real (RTC)
•Fuente de reloj del oscilador interno de 128 kHz o 16 MHz compatible con activación autónoma con resolución de 1 ms con tiempo de espera máximo de 2 segundos
Compatibilidad opcional con RTC con fuente de reloj de un oscilador de cristal externo de 32 kHz, compatible con activación con resolución de 1 segundo y tiempo de espera máximo de 1 hora
• Hasta 8 temporizadores de interrupción periódica (PIT) con resolución de contador de 32 bits
•Interfaz de desarrollo Nexus (NDI) según IEEE-ISTO 5001-2003 Class Two Plus
• Pruebas de escaneo de límites de placa/dispositivo compatibles con el Grupo de acción de prueba conjunta (JTAG) de IEEE (IEEE 1149.1)
•Regulador de voltaje en chip (VREG) para la regulación del suministro de entrada para todos los niveles internosHoja de datos del microcontrolador MPC5607B