COPITA IS42S16320F-6TLI del Pin TSOP II de los 512M 3.3V SDRAM 32Mx16 166MHz 54

COPITA los 512M, 3.3V, SDRAM, 32Mx16, 166MHz, 54 Pin TSOP II (400 milipulgada) RoHS, las TIC de IS42S16320F-6TLI

1.FEATURES

Frecuencia de reloj: 200, 166, 143 megaciclos
• Completamente síncrono; todas las señales se refirieron a un borde de reloj positivo
• Banco interno para el acceso/la precarga de ocultación de la fila
• Fuente de alimentación: Vdd/Vddq = 2.3V-3.6V IS42/45SxxxxxF - Vdd/Vddq = 3.3V IS42/45RxxxxxF - Vdd/Vddq = 2,5
• Interfaz de LVTTL• Longitud estallada programable – (1, 2, 4, 8, página completa)
• Secuencia estallada programable: Secuencial/interpolación • El auto restaura (CBR)• El uno mismo restaura
• 8K restauran completan un ciclo a cada ms 64
• Dirección de columna al azar cada ciclo de reloj
• Estado latente programable de CAS (2, 3 relojes)
• De lectura/grabación estallada y la explosión leída/solos escriben capacidad de operaciones
• Terminación de la explosión por la parada y el comando estallados de la precarga
• Paquetes: x8/x16: 54 perno TSOP-II, 54 bola TF-BGA (x16 único)
• Gama de temperaturas
: Anuncio publicitario (0oC a +70oC)
Industrial (- 40oC a +85oC)
Automotrices, A1 (- 40oC a +85oC)
Automotrices, A2 (- 40oC a +105oC)

descripción 2.DEvIcE

El 512Mb SDRAM es un Cmos de alta velocidad, memoria de acceso aleatorio dinámica diseñada para actuar en cualquier sistemas de 3.3V Vdd/Vddqor 2.5V Vdd/Vddqmemory, dependiendo de la opción de la COPITA. Internamente configurado como COPITA del patio-banco con un interfaz síncrono.
El 512Mb SDRAM (536.870.912 pedazos) incluye un AUTO RESTAURA MODO, y un poder-ahorro, poder-downmode. Todas las señales se registran en el borde positivo de la señal de reloj, CLK. Todas las entradas y salidas son LVTTL compatibles.
El 512Mb SDRAM tiene la capacidad de estallar síncrono datos a una alta tarifa con la generación automática de la columna-dirección, la capacidad de datos de interpolar entre los bancos internos para ocultar tiempo de la precarga y la capacidad para cambiar aleatoriamente direcciones de columna en cada ciclo de reloj durante el acceso estallado
. Una precarga uno mismo-sincronizada de la fila iniciada en el final de la explosión
la secuencia está disponible con la PRECARGA AUTO functionenabled. Precargue un banco mientras que el acceso de uno de los otros tres bancos ocultará los ciclos de la precarga y proporcionará la operación inconsútil, de alta velocidad, de acceso aleatorio.
SDRAM leyó y escribe accesos es el comenzar orientado explosión en una ubicación seleccionada y continuación para un número programado de ubicaciones en una secuencia programada. El registro de un comando ACTIVO comienza los accesos, seguidos por una LECTURA o ESCRIBE comando. El comando ACTIVO conjuntamente con los pedazos de la dirección registradoes se utiliza para seleccionar el banco y la fila que se alcanzarán (BA0, BA1 seleccionan el banco; A0-A12 seleccionan la fila). La LECTURA o ESCRIBIR comandos conjuntamente con los pedazos de la dirección registradoes se utiliza para seleccionar la ubicación de la columna que comienza para el acceso estallado.
La LECTURA programable o ESCRIBE longitudes estalladas consiste en 1, 2, 4 y 8 ubicaciones o la página completa, con una explosión para terminar la opción

Perno TSOP - tipo II de 3.PIN CONFIGURATIONS54 para x16

¿4.Why nos eligen?

el 100% nuevo y originao con precio de la ventaja
Eficacia alta
Entrega rápida
Servicio profesional del equipo
10 años experimentan componentes electrónicos
Agente de los componentes electrónicos
Descuento logístico de la ventaja
Servicio post-venta excelente